All tenders
PublicAwardedTED-655759-2026France· Contract Award

France – Design and execution of research and development – Prestations de layout de circuits intégrés analogiques et mixtes

Sign in to view the buyer

The buyer and the original notice are hidden. Create a free account to unlock them.Create free account
Estimated value
EUR 2,000,000
Earliest action required
Checking…
Bid closes
Submission method
Not stated at source

Ted Eu · published 22 Sept 2026 · last checked 22 Sept 2026 · no amendments recorded

Scope of works

Les prestations confiées au titulaire seront des prestations de layouts de blocs analogiques et mixtes. Ces blocs seront décrits sous forme de schémas annotés disponibles dans une base de données Cadence au démarrage de la tâche. Une base de données de circuit intégré rassemble notamment tous schémas constituant le circuit, organisés de façon hiérarchique. L’implémentation physique de ces schémas va se faire en plusieurs étapes et selon plusieurs granularités. On peut les décrire ainsi : Layout d’un schéma de bloc : - Analyse du schéma : o Identification des points sensibles, des contraintes topologiques, des précautions d’implémentation à prendre o Proposition d’un floorplan du bloc et évaluation de la surface - Réalisation du layout : o Placement et connexion des composants o Proposition de modification mineure schéma si pertinent - Réalisation des vérifications : o DRC o LVS A l’issue des étapes de layout, des vues schémas intégrant les éléments parasites induits par l’implémentation physique sont extraites et simulées par les concepteurs CEA pour valider l’adéquation du layout avec la performance attendue. En cas de performances insuffisantes, une reprise pour optimisation du layout peut être demandée. Layout d’assemblage de blocs entre eux en macro-blocs : les étapes sont sensiblement les même que pour les blocs unitaires, (analyse, layout, vérifications), mais à un niveau de hiérarchie supérieur. La complexité de ces assemblages dépend du nombre des signaux d’interface, des contraintes topologiques diverses (contraintes d’alimentations, d’isolation, de limites de surfaces…) Layout d’assemblage TOP : Il s’agit de faire l’assemblage aux plus hauts niveaux du circuit, entre les plots (souvent organisés en couronne), et les macro-blocs de plus haut niveau. Cet assemblage est très différent si le TOP du circuit est dit « numérique » ou « analogique ». Les assemblages TOP considérés pour les tâches de layout seront uniquement des TOP analogiques.

Type
Contract award
Contract Award
Sector
Research & Development
Procedure
open
Classification
73300000

Source provenance (1)

Every portal notice that contributed to this record, with the values each one published. Where portals disagree, the originating notice is the published record.

Portal / referenceBuyerPublishedDeadlineValueMatch
ted_eu
TED-655759-2026
Sign in to view the buyer22 Sept 2026EUR 2,000,000Published record

Key dates

  1. Published at source22 Sept 2026
  2. Submission deadline